ddr是什么意思(DDR3是啥（ddr3是什么意思）_互联百科)

作者:“admin”

DDR3是啥（ddr3是什么意思）_互联百科 大家好，来宝来为大家解答以下问题，DDR3是啥，ddr3是什么意思很多人还不知道，今天让我们一起来看看吧！ 1、最近在网上买笔记本内存，发现笔记本DDR3内存

DDR3是啥（ddr3是什么意思）_互联百科

大家好，来宝来为大家解答以下问题，DDR3是啥，ddr3是什么意思很多人还不知道，今天让我们一起来看看吧！

1、最近在网上买笔记本内存，发现笔记本DDR3内存有两种，一种是标准DDR3内存，一种是DDR3L内存。DDR3L到底是什么意思？先介绍一下DDR3L的含义，以及DDR3和DDR3L内存的区别。

3、大家都很熟悉DDR3，可以说是第三代DDR3内存的代号。还有为什么这里要在DDR3后面加一个字母“L”？这是什么意思？

4、其实这里后面的“L”是LowVoltage的缩写，DDR3L的全称是DDR3LowVoltage，也就是DDR3的低压版。与普通标准版DDR3内存相比，其工作电压更低，功耗更低，但性能略低。

5、一般DDR3L低压内存条主要用于笔记本、服务器等设备。普通台式电脑很少用这种低压内存条。

标签：

电脑配置上DDR是指什么？DDR2是什么意思啊？

DDR是内存的规格DDR2是DDR的下一代产品

小科普|DIMM内存是啥？和我们说的DDR有啥关系？

买内存之前，咱们除了看价格，还得看看频率、时序，猜猜颗粒，更基础的就是看看是DDR几，但要说DIMM，还真没听人说起过，更没见过商家把这个词加到商品详情里。所以，DIMM是个啥咧？

▌模块化开端SIMM

在说DIMM之前，先得了解一下啥是SIMM，其全称为Single-Inline-Memory-Module，意思是“单列直插式内存模块”，顾名思义，原来这单词形容的就是内存的结构设计，是“模块化”的。

这是在20世纪80年代初开始（到90年代末），这种内存就已经在计算机中使用。相对于现在动辄几GB的容量，那时候几兆都是大内存了。

32针SIMM内存（8bit）一般有256KB~4MB，由于CPU是16bit的，所以还必须成对使用，如果是32bit处理器，更要插4根...

而72针内存（32bit）一般是4~64MB，可以在386DX、486DX、奔腾586上使用。此外还有GVP和苹果的一些64针专用SIMM内存。

 

▌与DIP共存的时代

 

虽然这种结构已经很前卫了，但是早期的8088、XT、AT电脑，却并没有使用这类内存，而是使用了上面这种长得和蜈蚣似的DIP“插座式双列直插封装”内存。

由于容量实在是太小了，到了80286时代，伴随着软硬件需求的上升，几KB几KB地加内存显然不够用，你插七八个，还不如人家插一个来的爽，因此SIMM逐渐被人们接受，

但SIMM也有它的问题，比如它两面的金手指是其实互通的（迷惑行为？），利用率不高，也就有了后来的DIMM，而DIP内存也和模块内存条共存了很久。

▌承前启后的DIMM

DIMM样貌和SIMM差不多，全称为Dual-Inline-Memory-Modules即“双列直插式存储模块”，从名字上来看，也只是从“单”变成了“双”，还能有啥差别呢？

它，变粗了，也变长了。从32bit升级到64bit，提升到了168针引脚，每面64Pin且独立、可以独立传输信号，电压从5V降到了3.3V，提供了32MB~1GB的大容量，从此内存进入了DIMM时代？不，进入的是SDRSDRAM时代...

这玩意儿又是啥？全称SingleDataRateSDRAM“同步动态随机访问存储器”，简单的说它的特征就是“同步”。

在此之前的内存和CPU外频都是运行在不同频率，也就是“异步”DRAM，而SDRAM有一个同步接口，加入了管线（Pipeline）机制，相当于：

原本每个红绿灯路口只能停一辆车，这辆车开过了才能让下一辆车进来，而现在，加长了路口，就算遇到红灯，依然能进来好几辆车，一旦变绿灯，所有车一起开走。

而这个等红绿灯的时间，就叫做Latency（延迟），我们在超内存跑AIDA64内存测试的时候，经常看到。（以前的内存延迟是固定的）

 

 

▌DIMM的变种

 

从笔记本电脑出现后，内存也要考虑体积和功耗，用普通PC的全尺寸内存不太行，于是开发出了SO-DIMM笔记本内存就连针脚数都变得更少。

 

普通内存采用短线连接拓扑结构（Stub-bus，简称SB？），和北桥芯片控制器之间，都是通过64bit并行总线交换数据的，所以可能受到相邻线路的干扰，因此开发了FB-DIMM（FullyBufferedDIMM），增加了一颗数据中转、读写控制的控制芯片，从“并行”走向“串行”传输，增加了稳定性、速度、容量密度，主要还是给服务器用的。

说道服务器，咱们玩儿洋垃圾平台的垃圾佬自然熟悉，主要分为三种：Reg-DIMM、U-DIMM、LP-DIMM。分别对应带寄存器（register）的、不带寄存器的、以及低负载的。

在奔4时代（478，Inteli850），Intel还联合Rambus推出过RambusDRAM（RDRAM），加入了RISC精简指令集，目的就是高频，快快快！

要知道那时候DDR都还没出来呢，它已经达到了1066MHz，主流的DDR也才400MHz...但历史总是千篇一律，RambusDRAM最终因为高价、高热，消费者不买账，被AMDK7+DDR给打趴下了。

▌DDR出现

 

好了，现在是熟面孔。DDR全名DualDateRateSDRAM，也就是“双倍速率SDRAM”，是一种改良升级，人们从SDRSDRAM一脚跨入了DDRSDRAM时代。SDRAM是一种存储机制，DIMM是一种模块类型，所以你叫啥都可以。

一开始DDR主流容量128MB~1GB，主流频率400MHz，六七百已经是超频条了，后来支持双通道后带宽翻倍。结*大家都知道，DDR最终完胜RDRAM，也就有了如今的DDR4。

其实严谨地讲，平时所谓的“四代内存”应当指DDR3，而初代是SDRSDRAM，DDR4已经是第五代了。

 

 

▌DDR4的变种

我们知道Intel官方文书说的是这代主板支持128GB内存，但市面上并没有单条32GB这么大的内存可选，4槽甚至2槽小板子想插满上大内存不太现实，除非是HEDT这种8槽怪物。

2019年的时候，华硕、芝奇、Zadak还一起搞过一个非JEDEC标准，也就是DC-DIMM（DoubleCapacityDIMM），就是所谓的“双倍容量条”，可以把内存容量上限提升一倍，

 

其本质上是把两条内存做到了一起，但大多主板并不支持，支持的有华硕自家的M11E、M11G，价格都很贵就是了。

现在看来，一些新的内存颗粒把单DIE容量提升了一倍，反而是大容量内存普及率更高的做法。

 

在更早的2018年的时候，宇瞻还做过一种XR-DIMM内存，由于是给军方用的，主要以稳定性为目标，甚至还拿过MIL-STD-810G军规认证。由于是专用的，普通家用机是没机会用的...（也没必要）

 

 

▌DDR5啥时候来

 

每一代DDR更新，都伴随着内存预取位数的翻倍（2bit-4bit-8bit），从而带来内存带宽翻倍。到了DDR4时代依然沿用DDR3的8bit，但带宽依然翻倍，这是为啥呢？由于DDR4采用了增加Bank（内存库）数量，多组BankGroup（BG）方案，1组BG只有8bit的话，那么4组不就32bit了嘛（曲线救国）。

 

那么DDR5会如何呢？三星和镁光早就发布了DDR5规范，咱也不担心翻不翻倍的，我只想知道，啥时候出？价格便宜不？

 

▼

戳图片传送至往期精彩

喜欢我们的推送别忘了点一个

向亲朋好友推荐一下我们的文章

或者赞赏一下

我们下期再见啦！

电脑DDR是什么意思？

DDR是扩展数据输出的简称，它取消了主板与内存两个存储周期之间的时间间隔，每隔2个时钟脉冲周期传输一次数据，大大地缩短了存取时间，使存取速度提高百分之三十。

DDR是SDRAM的更新换代产品，采用2、5伏工作电压，它允许在时钟脉冲的上升沿和下降沿传输数据，这样不需要提高时钟的频率就能加倍提高SDRAM的速度，并具有比SDRAM多一倍的传输速率和内存带宽。

什么是DDR1，DDR2以及两者的区别

一、DDR概述

DDRSDRAM全称为DoubleDataRateSynchronousDynamicRandomAccessMemory,中文名为“双通道同步动态随机存储器（双信道同步动态随机存取内存）”，为具有双倍数据传输率的SDRAM，其数据传输为系统频率的两倍，由于速度增加，其传输效能优于传统的SDRAM。

严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，部分初学者也常看到DDRSDRAM，就认为是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

二、DDR分类

DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频率，但是由于DDR内存可以在脉冲的上升沿和下降沿都传输数据，因此传输数据的频率是工作频率的两倍。

三、什么是DDR1

有时候大家将老的存储技术DDR称为DDR1，使之与DDR2加以区分。尽管一般使用"DDR"，但DDR1与DDR的含义相同。

四、什么是DDR2

DDR2是DDRSDRAM内存的第二代产品。它在DDR内存技术的基础上加以改进，从而其传输速度更快（可达667MHZ），耗电量更低，散热性能更优良. 

DDR2（DoubleDataRate2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。

五、DDR3与DDR2的区别

1.突发长度（BurstLength，BL）由于DDR3的预取为8bit，所以突发传输周期（BurstLength，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bitBurstChop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 

2.寻址时序（Timing）

DDR3的CL周期比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数：写入延迟（CWD），这一参数将根据具体的工作频率而定。 

3.DDR3新增的重置（Reset）功能 

重置是DDR3新增的一项重要功能，并为此专门准备了一个Reset引脚。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

4.DDR3新增ZQ校准功能 

ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-DieCalibrationEngine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。 

5.参考电压分成两个

在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。 

6.点对点连接（Point-to-Point，P2P） 

这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。

*********************

出处《AlitumDesigner实战攻略与攻速PCB设计》

好啦，今天就先分享到这，更多内容请继续关注~

往期精彩内容：

【EDA无忧学院首席EDA大珈开直播啦】高速多层板的层叠阻抗设计

教你如何管理元件库、创建元件符号及设计原理图

Allegro/Pads/AD三大主流PCB随便转化

DDR、DDR2、DDR3、DDR4、LPDDR区别

今天分享DDR相关知识。

1什么是DDR

DDR是DoubleDataRate的缩写，即“双比特翻转”。DDR是一种技术，中国大陆工程师习惯用DDR称呼用了DDR技术的SDRAM，而在中国台湾以及欧美，工程师习惯用DRAM来称呼。

DDR的核心要义是在一个时钟周期内，上升沿和下降沿都做一次数据采样，这样400MHz的主频可以实现800Mbps的数据传输速率。

2每一代DDR的基本区别

3关键技术解释

3.1VTT

VTT为DDR的地址线，控制线等信号提供上拉电源，上拉电阻是50Ω左右。VTT=1/2VDDQ，并且VTT要跟随VDDQ，因此需要专用的电源同时提供VDDQ和VTT。例如芯片TPS51206DSQT，LP2996。用专门的电源芯片，还有一个重要的原因，在Fly-by的拓扑中，VTT提供电流，增强DDR信号线的驱动能力。

DDR的接收器是一个比较器，其中一端是VREF，另一端是信号，例如地址线A2在有VTT上拉的时候，A2的信号在0和1.8V间跳动，当A2电压高于VTT时，电流流向VTT。当A2低于VTT时，VTT流向DDR。因此VTT需要有提供电流和吸收电流的能力，一般的开关电源不能作为VTT的提供者。此外，VTT电源相当于DDR接收器信号输入端的直流偏执，且这个偏执等于VREF，因此VTT的噪声要越小越好，否则当A2的状态为高阻态时，DDR接收器的比较器容易产生误触发。

上文说过，VTT相当于DDR接收器的直流偏执，其实如果没有VTT，这个直流偏执也存在，它在芯片的内部，提供电流的能力很弱。如果只有1个或2个DDR芯片，走Fly-by拓扑，那么不需要外部的VTT上拉。如果有2个以上的DDR芯片，则一定需要VTT上拉。

3.2Prefetch

Prefetch字面意思就是预存取，每一代的DDR预存取大小不同，详见第2章中表格。以DDR3为例，它的Prefetch=8n，相当于DDR的每一个IO都有一个宽度为8的buffer，从IO进来8个数据后，在第8个数据进来后，才把这8个数据一次性的写入DDR内部的存储单元。下图是一个形象的解释，同时我们关注一下几个速率。DDR3的时钟是800MHz，DataRate是1600Mbps，由于这个Buffer的存在，DDR内部的时钟只需要200MHz就可以了（注意DDR内部不是双比特翻转采样）。

我们来做一个频率对照表，如下：

DDR内部的最小存储单元（1bit）是一个晶体管+一个电容，电容会放电，需要不断的“刷新”（充电）才能保持正常的工作状态，由于电容充放电需要时间，DDR内部的频率受限于此，很难提高，目前技术一般在100~200MHz。因此需要用Prefetch技术来提内部数据高吞吐率（其实就是串并转换原理）。Prefetch位宽的提高，是DDR2,3,4非常显著的变化。

第一段提到，对于DDR3，在第8个数据进来后，FIFO满了，然后才把这8个数据一次性的写入DDR内部的存储单元，那么必须要求DDR的内部时钟和外部时钟有一定的约束关系，FIFO满的时候一定是以DQS下降沿采样结束的，数据手册中对DQS的下降沿与clk有一个建立时间和保持时间的约束要求的目的原来是这样。

3.3SSTL

SSTL（StubSeriesTerminatedLogic）接口标准也是JEDEC所认可的标准之一。该标准专门针对高速内存(特别是SDRAM)接口。SSTL规定了开关特点和特殊的端接方案。

SSTL标准规定了IC供电，IO的DC和AC输入输出门限，差分信号门限，Vref电压等。SSTL_3是3.3V标准，SSTL_2是2.5V标准，SSTL_18是1.8V标准，SSTL_15是1.5V。

SSTL最大的特点是需要终端匹配电阻，也叫终端终结电阻，上拉到VTT（1/2VDDQ）。这个短接电阻最大的作用是为了信号完整性，特别是在1拖多的Fly-by走线拓扑下，还能增强驱动能力。

3.4Bank

以下图为例，一个Bank中包含若干个Array，Array相当于一个表单，选中“行地址”和“列地址”后，表单中的一个单元格就被选中，这个单元格就是一个bit。Bank中的所有Array的行地址是连在一起的，列地址也是。那么选中“行地址”和“列地址”后，将一起选中所有Array的bit。有多少个array，就有多少个bit被选中。以DDR3为例，Data线宽度是32，prefetch是8，那么Array就有32x8=256.内部一次操作会选中256bit的数据。

Bank数量越多，需要的Bank选择线越多，DDR3有8个bank，需要3个BA信号BA0~2。BA，行地址，列地址共同组成了存储单元的访问地址，缺一不可。

3.5DDR的容量计算

下图是DDR31Gb的寻址配置，以其中128Mbx8为例说明，其中x8表示IO数据（DQ）位宽度。

我的理解是，这个pagesize更像是逻辑上的一个页，并不是一个bank中，一行的所有bit，因为一行的所有bit要考虑prefetch宽度。

上表是JESD-3D中的表格，RowAddress和ColumnAddress都是真实需要寻址的地址，其他用途的地址比如A10，A12或者A11等并没有计算在内。在计算时，不要因为有A13，就认为ColumnAddress就是A0~A13。

3.6Burst

Burst字面意思是突发，DDR的访问都是以突发的方式连续访问同一行的相邻几个单元。进行Brust时，需要有几个参数：

BurstLength：一次突发访问几个列地址。

Read/Write:是读还是写

StartingColumn：从哪一列开始Burst

Burst：突发的顺序。

下图是DDR3中突发类型和顺序，Burst是通过A12/BC#选择的。但对于DDR，DDR2和DDR4，不一定就是通过A12/BC#，详见PIN定义章节。

3.7DDR的tRDC，CL，tAC

在实际工作中，Bank地址与相应的行地址是同时发出的，此时这个命令称之为“行激活”（RowActive）。在此之后，将发送列地址寻址命令与具体的操作命令（是读还是写），这两个命令也是同时发出的，所以一般都会以“读/写命令”来表示列寻址。根据相关的标准，从行有效到读/写命令发出之间的间隔被定义为tRCD，即RAStoCASDelay（RAS至CAS延迟，RAS就是行地址选通脉冲，CAS就是列地址选通脉冲），我们可以理解为行选通周期。tRCD是DDR的一个重要时序参数，广义的tRCD以时钟周期（tCK，ClockTime）数为单位，比如tRCD=3，就代表延迟周期为两个时钟周期，具体到确切的时间，则要根据时钟频率而定，DDR3-800，tRCD=3，代表30ns的延迟。

接下来，相关的列地址被选中之后，将会触发数据传输，但从存储单元中输出到真正出现在内存芯片的I/O接口之间还需要一定的时间（数据触发本身就有延迟，而且还需要进行信号放大），这段时间就是非常著名的CL（CASLatency，列地址脉冲选通潜伏期）。CL的数值与tRCD一样，以时钟周期数表示。如DDR3-800，时钟频率为100MHz，时钟周期为10ns，如果CL=2就意味着20ns的潜伏期。不过CL只是针对读取操作。

由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过放大来保证其有效的识别性，这个放大/驱动工作由S-AMP负责，一个存储体对应一个S-AMP通道。但它要有一个准备时间才能保证信号的发送强度（事前还要进行电压比较以进行逻辑电平的判断），因此从数据I/O总线上有数据输出之前的一个时钟上升沿开始，数据即已传向S-AMP，也就是说此时数据已经被触发，经过一定的驱动时间最终传向数据I/O总线进行输出，这段时间我们称之为tAC（AccessTimefromCLK，时钟触发后的访问时间）。

目前内存的读写基本都是连续的，因为与CPU交换的数据量以一个CacheLine（即CPU内Cache的存储单位）的容量为准，一般为64字节。而现有的Rank位宽为8字节（64bit），那么就要一次连续传输8次，这就涉及到我们也经常能遇到的突发传输的概念。突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度（BurstLengths，简称BL）。

在进行突发传输时，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作而不再需要控制器连续地提供列地址。这样，除了第一笔数据的传输需要若干个周期（主要是之前的延迟，一般的是tRCD+CL）外，其后每个数据只需一个周期的即可获得。

突发连续读取模式：只要指定起始列地址与突发长度，后续的寻址与数据的读取自动进行，而只要控制好两段突发读取命令的间隔周期（与BL相同）即可做到连续的突发传输。

谈到了突发长度时。如果BL=4，那么也就是说一次就传送4×64bit的数据。但是，如果其中的第二笔数据是不需要的，怎么办？还都传输吗？为了屏蔽不需要的数据，人们采用了数据掩码（DataI/OMask，简称DQM）技术。通过DQM，内存可以控制I/O端口取消哪些输出或输入的数据。这里需要强调的是，在读取时，被屏蔽的数据仍然会从存储体传出，只是在“掩码逻辑单元”处被屏蔽。DQM由北桥控制，为了精确屏蔽一个P-Bank位宽中的每个字节，每个DIMM有8个DQM信号线，每个信号针对一个字节。这样，对于4bit位宽芯片，两个芯片共用一个DQM信号线，对于8bit位宽芯片，一个芯片占用一个DQM信号，而对于16bit位宽芯片，则需要两个DQM引脚。

在数据读取完之后，为了腾出读出放大器以供同一Bank内其他行的寻址并传输数据，内存芯片将进行预充电的操作来关闭当前工作行。还是以上面那个Bank示意图为例。当前寻址的存储单元是B1、R2、C6。如果接下来的寻址命令是B1、R2、C4，则不用预充电，因为读出放大器正在为这一行服务。但如果地址命令是B1、R4、C4，由于是同一Bank的不同行，那么就必须要先把R2关闭，才能对R4寻址。从开始关闭现有的工作行，到可以打开新的工作行之间的间隔就是tRP（RowPrechargecommandPeriod，行预充电有效周期），单位也是时钟周期数。

3.8ODT

ODT是内建核心的终结电阻，它的功能是让一些信号在终结电阻处消耗完，防止这些信号在电路上形成反射。换句话说就是在片内设置合适的上下拉电阻，以获得更好的信号完整性。被ODT校准的信号包括：

DQ,DQS,DQS#andDMforx4configuration

DQ,DQS,DQS#,DM,TDQSandTDQS#forX8configuration

DQU,DQL,DQSU,DQSU#,DQSL,DQSL#,DMUandDMLforX16configuration

当一个CPU挂了很多个DDR芯片的时候，他们是共用控制线，地址线的，走线肯定要分叉，如果没有中端匹配电阻，肯定会产生信号完整性问题。那么如果只有一个DDR芯片的时候，需不需要呢？正常情况下，走线很短，有符合规则，是不需要的。

下图是DDR中的IO上下拉电阻，RON是DDR的输出结构的上下拉电阻，RTT是DDR输入结构的上下拉电阻。这两个电阻的阻值都是可调的。

下图是RON的调节，注意这不是ODT的任务，调节是通过寄存器实现。

下图是RTT的调节，是ODT要做的事情，而且RTT的档位要多，也是通过寄存器调节的。

注意，DDR3的PIN定义上有一个引脚是ODT，如果ODT=0，DRAMTerminationState功能关闭；ODT=1，DRAMTerminationState的功能参考寄存器设置。如下是一个真值表。因为DRAMTerminationState非常耗电，所以不用的时候最好不要打开。

3.9DDR3的ZQ

ZQ信号在DDR3时代开始引入，要求在ZQ引脚放置一个240Ω±1%的高精度电阻到地，注意必须是高精度。而且这个电阻是必须的，不能省略的。进行ODT时，是以这个引脚上的阻值为参考来进行校准的。

校准需要调整内部电阻，以获得更好的信号完整性，但是内部电阻随着温度会有些细微的变化，为了将这个变化纠正回来，就需要一个外部的精确电阻作为参考。详细来讲，就是为RTT和RON提供参考电阻。

3.10OCD

OCD是在DDR-II开始加入的新功能，而且这个功能是可选的，有的资料上面又叫离线驱动调整。OCD的主要作用在于调整I/O接口端的电压，来补偿上拉与下拉电阻值，从而调整DQS与DQ之间的同步确保信号的完整与可靠性。调校期间，分别测试DQS高电平和DQ高电平，以及DQS低电平和DQ高电平的同步情况。如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减一档），直到测试合格才退出OCD操作，通过OCD操作来减少DQ、DQS的倾斜从而提高信号的完整性及控制电压来提高信号品质。由于在一般情况下对应用环境稳定程度要求并不太高，只要存在差分DQS时就基本可以保证同步的准确性，而且OCD的调整对其他操作也有一定影响，因此OCD功能在普通台式机上并没有什么作用，其优点主要体现在对数据完整性非常敏感的服务器等高端产品领域。

4DDR3的PIN定义

下面是三星K4B4G0446Q/K4B4G0846Q的PIN定义，每一个都有很详细的解释。

以x8的配置为例，如下是其BallMap。

一对时钟线CK和CKn

数据线DQ0~DQ7共8位。

一对差分对DQS和DQSn

地址线A0~A15，其中，A10和A12有特殊用途。

行选中信号RASn

列选中信号CASn

写使能Wen

片选CSn

Bank选择BA0~2

一个Reset信号，是DDR3新增的一项重要功能，并为此专门准备了一个引脚。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，且所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，甚至不理睬数据总线上的任何动静。这样一来，该功能将使DDR3达到最节省电力的目的。

ZQ和ODTPIN上文已经说明。

5DDR的走线规则

DDR的信号线需要分组：

数据线一组（DQ,DQS,DQM），误差控制在20mil以内；

控制线一组（Address，控制线，时钟），以时钟为中心，误差控制在100mil以内。

转载来自： 

https://blog.csdn.net/AirCity123/article/details/103658204?spm=1001.2014.3001.5501

-「END」-

又发现一个开源神器，简直太强了！

C语言指针p、*p、&p、*&p、&*p符号分别代表什么意思？

那些让工程师绝望的瞬间！

分享一个非常强大的串口调试工具！

刚买的示波器就被我拆了！感觉很爽

内存后面写的DDR2和DDR3是什么意思啊？请大家告诉一下！！！

不同代的内存，DDR3的带宽要更大，所以性能要更强。不过现在主流还是DDR2，

DDR3是什么 ddr3是什么意思 可以说是第三代DDR3内存的代号吗_走进中关村

北京市海淀区上地南路中博大厦8、9层业务合作QQ：905144107

DDR3是啥，ddr3是什么意思很多人还不知道，今天让我们一起来看看吧！

1、最近在网上买笔记本内存，发现笔记本DDR3内存有两种，一种是标准DDR3内存，一种是DDR3L内存。DDR3L到底是什么意思？先介绍一下DDR3L的含义，以及DDR3和DDR3L内存的区别。

3、大家都很熟悉DDR3，可以说是第三代DDR3内存的代号。还有为什么这里要在DDR3后面加一个字母“L”？这是什么意思？

4、其实这里后面的“L”是LowVoltage的缩写，DDR3L的全称是DDR3LowVoltage，也就是DDR3的低压版。与普通标准版DDR3内存相比，其工作电压更低，功耗更低，但性能略低。

5、一般DDR3L低压内存条主要用于笔记本、服务器等设备。普通台式电脑很少用这种低压内存条。

电脑上显示DDR2667是什么意思？

这是开机对内存检测的结果。ddr2667的意思：DDR2--指该内存为2代内存。667--内存的频率是667.内存是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。内存分为一代内存、二代内存、三代内存，四代内存分别表示为：DDR、DDR2、DDR3、DDR4，每一代内存的频率各不相同。

电脑的DDR是什么意思？

DDR=DoubleDataRate双倍速内存严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，部分初学者也常看到DDRSDRAM，就认为是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。　　SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。　　与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(DelayLockedLoop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRA的两倍。　　从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频率，但是由于DDR内存可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频率的两倍。

【ddr是什么意思(DDR3是啥（ddr3是什么意思）_互联百科)】相关文章：